Startseite > Nachrichten > Inhalt

Kontaktiere uns

Hinzufügen: Block 5, Fuqiang Technology Park, Zhugushi Straße, Wulian, Longgang 518116

Mob: + 86-13510459036

E-Mail: info@panadisplay.com

Studie der LVS-Methodik für die physische Überprüfung des Layouts
Jan 25, 2018

Physikalische Verifizierung ist das letzte Glied beim Entwurf von IC und es ist die Schnittstelle zwischen dem Design der Schaltung und dem Prozessdesign. Daher ist es für Designer besonders wichtig, die Fehler im Layout zu überprüfen, und das Layout-Verifizierungssystem von Cadence verfügt über Dracula Diva. Diva ist im Hauptrahmen von Cadence eingebettet, und es ist bequemer zu benutzen, aber die Funktion ist etwas schlechter als die von Dracula. Dracula-Layout-Verifikationssystem unabhängig, kann DRC (De-Design Rules Check), ERC (Electrical Rules Check), LVS (Layout versus Schematic), LPE (Layout Parameter Ex-Abstraktion) und eine Reihe von Verifikationsarbeiten, deren Betrieb Geschwindigkeit, leistungsfähige Funktion, kann einen größeren Stromkreis überprüfen und extrahieren.


1 LVS Arbeitsprozess und Prinzip

(1) Die mit LOGLVS kompilierte Netzwerktabelle muss zuerst LOGLVS verwenden, um die Netzwerktabelle des Schaltplans in eine Netzwerktabelle auf Transistorebene umzuwandeln. L OGLVS können in verschiedene Formate konvertiert werden, z. B. Verilog, EDIF, TEGAS5, SICE und so weiter. Da die ersten drei logischen Netzwerktabellen keine Transistorpegelbeschreibungen von grundlegenden Logikeinheiten enthalten, ist es notwendig, eine Transistorpegelschaltungsbeschreibungsdatei CDL von grundlegenden Logikeinheiten bereitzustellen, um die gesamte Logik zu erzeugen.

Die Transistorniveau-Netztabelle LVSLOGIC. DAT der Schaltung. Bei der Umwandlung kompiliert LCGLVS die logische NetTable-Datei, erweitert das Modul und integriert die Transistor-Level-Beschreibung der grundlegenden Logikeinheit in die logische Netzwerk-Tabelle. Für die Netzwerktabelle SPICE auf Transistorebene ist der Umwandlungsprozess relativ einfach.

1.png

(2) Erstellen und Kompilieren einer regulären Datei (Regeldatei)

Eine Regeldatei ist eine Textdatei, die von Benutzern erstellte Dracula-Befehle enthält. Diese Befehle geben die Verifikationsoperation an, die im Design verwendet wird, daher ist die Kompilierung regulärer Dateien sehr wichtig. Die Regeldatei besteht hauptsächlich aus drei Teilen, wie dem Beschreibungsblock Beschreibungsblock, dem Schichtdefinitionsblock Eingangsschichtblock, dem Operationsbefehlsblock Operationsblock und so weiter.


① Beschreibungsblock

Dieser Teil definiert, auf welcher Plattform der Dracula ausgeführt wird und enthält einige Informationen über den zu verifizierenden Schaltkreis, wie Ausführungsmodus, Name des Schaltungsmoduls, Name und Format der Ein- / Ausgabedatei usw. Wenn LVS validiert wird, ist der Befehl SCHEMATIC wesentlich und wird verwendet, um die Transistorniveau-Nettotabellendatei LVSLOGIC zu spezifizieren. DAT, der von der LOGLVS-Konvertierung generiert wird. Das folgende Beispiel zeigt einen Beschreibungsblock:


*BESCHREIBUNG

PRIMARY = TOP; Um den Namen des Moduls zu überprüfen

PROGRAM-DIR = ; Überprüfen des Pfads des Werkzeugs

SYSTEM = GDS2; Format Datenformat

INDI SK = oben. gds; Layout-Datei

AUFLÖSUNG = 0. 01MIC; Layoutauflösung

PRINTFILE = 1vs; Definieren Sie den Namen der Druckdatei

MODE = EXEC NEIN; Betriebsart festlegen

SCHEMATISCH = L VSLOGISCH; Von LOGLVS generierte Leitungsnetzwerke

TEXT-PRI-ONLY = JA; Verwenden Sie das Tag der Top-Layer-Erkennung als Knotennamen

*ENDE


② Eingabe-Layer-Block

Dieser Teil wird verwendet, um die Nummer oder den Namen des Layouts mit dem Namen der Dracula-Ebene zu verknüpfen und gleichzeitig andere Informationen über Dracula festzulegen, die für die Ebene erforderlich sind. Wenn wir diese Ebenen im Operationsbefehlsblock verwenden, können wir den Namen der Ebene verwenden. Das Folgende ist ein Beispiel für den Schichtdefinitionsblock und die spezifische Definition der Schicht, die in dem Block beschrieben wird, ist in 2 gezeigt.


* EINGABE-LAYER

NW = 1; Definition von N gut

PN = 2; Definieren der aktiven Region

POLY = 3 TEXT3 ATTACH POLY; Polykristalline Siliziumschicht

MET = 4 TEXT4 ATTACH MET; Definieren Sie die Metallschicht

NPLU = 5; Definieren Sie N +

PPLU = 6; Definieren Sie P +

CONT = 8; Definition von Kontaktlöchern

SUBSTR ATE = SUB 100; Definieren Sie das Substrat

CONNECT -LAY = PSUB NSUB NWELL PDIF NDIFF POLYMET; Definieren Sie die Kontaktschicht und die Priorität (von niedrig nach hoch)

*ENDE


③ Betriebsblock

Dieser Teil basiert hauptsächlich auf der logischen Operation der definierten Schicht, wie UND, ODER, NOR usw., um die Vorrichtungen zu identifizieren. Darüber hinaus definieren wir die auszuführende Operation und markieren die angezeigten Fehler. Dazu gehört der Befehl LVSCHK, der angibt, dass Dracula eine LVS-Verifikationsoperation durchführen soll, und nicht andere Operationen wie LPE.


In diesem Block wird ein "ELEMENT MOS" -Befehl verwendet, um ein Aluminium-Gate- oder ein Silizium-Gate-MOS-Bauelement zu definieren. Das Befehlsformat lautet: ELEMENT MOS

2.png

*BETRIEB

NICHT SUB NW PSUB

NICHT PPLU NPLU PPLUS

UND PN PPLUS PPN

Wählen Sie NW CUT RESI NWRES

UND POLY PPN PGATE

NICHT PP N PGAT PDIFF

GRÖSSE NW BIS 3. 5 NSUB

ELEMENT MOS [P] PGATE POLY PDIFF NSUB

LVSCHK [SFR] DRUCKLINIE = 3000 WEFFECT = 0

WPERCENT = 0 LPERCENT = 0 RESVAL = 5 ÜBERNAHME

= 5; LVS-Verifizierungsbefehl

*ENDE


Außerdem sind NMOS, Widerstände, Kondensatoren und andere Geräte mit PMOS-Definitionen in diesem Beispiel ähnlich wie die.

Nachdem die Regeldatei erstellt wurde, kann sie mit dem PDRACULA-Vorverarbeitungstool kompiliert werden. Überprüfen Sie zuerst die Regeln der Grammatik im Dokument durch die Rückseite der Regeldateien und speichern Sie die Ergebnisse für die ausführbare Datei jxrun. com oder jxsub. Com, der Typ]} la yer-a-Layer- B {[LA yer-c {Layer-d} -Typ, der den Typ der MOS-Geräte angibt, z. B. CMOS im oberen Diabetyp [P] für [N ], Art der Fallröhre. Layer-A ist die Geräteebene. Für die Silizium-Gate-MOS-Röhre wird die Kanalschicht üblicherweise durch die Überlappung des Polysiliziums und der Diffusionsschicht definiert. La yer-b ist eine Gate-Leitungskontaktschicht zu der Silizium-Gate-MOS-Röhre, die Polysilizium ist. Schicht-c Source / Drain-Kontaktschicht auf dem Silizium-Gate-MOS, wobei die Definition der Schicht in der Diffusionsschicht der Kanalregion-Operation entfernt werden kann. La yer-d wird verwendet, um die Substratkontaktschicht zu definieren. Die folgenden Beispiele, wie die Schicht zum Identifizieren der PMOS-Röhre zu betreiben ist, sind in Fig. 3 gezeigt, wie in dem PMOS-Layout gezeigt.

3.png


Die ausführbare Datei enthält den Befehl zum Übergeben der Dracula-Aufgabe.

Die Bibliotheken, die während des Validierungsvorgangs verwendet werden, sollten sich im aktuellen Ausführungsverzeichnis oder im angegebenen Pfad zum ausgeführten Verzeichnis befinden. Wenn sich die Bibliothek nicht im aktuellen Ausführungsverzeichnis befindet, wird von Pdracula eine Verknüpfung von der Bibliothek zum ausführenden Verzeichnis erstellt und zur ausführbaren Datei hinzugefügt.


(3) Führen Sie LVS aus

Führen Sie die ausführbare Datei für die LVS-Überprüfung aus.

Im Prozess des LVS-Betriebs konvertieren wir zunächst die Daten des Schaltplans und des Layouts in ein einfaches Vergleichsschaltungsmodell und verfolgen dann die beiden Schaltungsmodelle mit den Eingangs- und Ausgangsknoten als Startknoten. Der Anfangspunkt des ersten entsprechenden Knotens als Startpunkt für die LVS-Verfolgungsoperation kann vom Designer bereitgestellt werden. Wenn die Knoten in einem Layout genau dieselben sind wie die der übereinstimmenden Knoten im Schaltplan, werden sie als ein Paar anfänglicher entsprechender Knotenpaare verwendet. Ein qualifizierter Knoten kann ein Leistungsknoten, ein Masseknoten, ein Eingangs- / Ausgangsknoten der obersten Ebene oder ein interner Knoten sein (abhängig von dem Netzwerktabellenformat des schematischen Diagramms). LVS wählt alle Leistungsknoten, Masseknoten, Taktknoten und mindestens einen anderen Knotentyp als den minimalen Satz anfänglicher entsprechender Knoten aus. Wenn das Programm diese anfänglichen entsprechenden Knoten für Verfolgungsoperationen verwendet, werden die initialeren entsprechenden Knoten bereitgestellt, je effizienter die Verfolgung ist. LVS überprüft jedoch nicht, ob das anfängliche entsprechende Knotenpaar wirklich übereinstimmt. Wenn das anfängliche entsprechende Knotenpaar Fehler aufweist, wird es als Benchmark verwendet und die Verfolgungsoperation wird fehlgeleitet. Da das manuelle Hinzufügen von Tags zur Layout-Datenbank fehleranfälliger ist, ist es notwendig, die minimale Anzahl von anfänglichen entsprechenden Knotenpaaren bereitzustellen, die für eine effektive Inspektion ausreichen. Somit sollten alle Pins, die als anfänglicher Knoten verwendet werden, der zusätzlich auch den Signalknoten und viele wichtige modulverbundene Knoten oder hochparallele Schaltkreisknoten (wie zum Beispiel Busknoten) enthält, wichtiger sein, um sicherzustellen, dass der Identisches Tag auf dem Territorium jedes Knotens und Logikprinzipdiagramm entsprechend diesem können Sie den anfänglichen Knoten bestimmen, um zu korrigieren. Wenn Dracula den ersten entsprechenden Knoten nicht findet, wird die automatische Abgleichfunktion für das Tracking gefunden. Dracula verwendet die heuristische Methode, um vom ersten entsprechenden Knotenpaar aus zu starten, und verfolgt die erweiterte Netztabelle und die Netztabelle des Hauptdiagramms nach und nach. Die erste ist die E / A-Schaltung und verfolgt dann die Pfade, die am wenigsten Rückverfolgung erfordern. Zu Beginn dachte LVS, dass alle entsprechenden Knotenpaare übereinstimmten. Wenn das übereinstimmende Objekt zwischen dem Layout und dem Schaltplan gefunden wurde und die Übereinstimmungsbedingung eindeutig war, erkannte es das Objekt als übereinstimmenden Knoten oder Modul. Wenn alle Knoten und Module übereinstimmen oder alle Disambiguierungs-Punkte (der Differenzpunkt, Diskrepanzpunkt) gefunden sind, ist der LVS Stop-Tracking. Das heißt, es ist falsch, die Positionierung des Verzweigungspunkts und den Schlüsselpunkt zu entscheiden, um den Fehler zu erklären, aber nicht die übereinstimmende Einheit oder das Modul, da der Verzweigungspunkt dazu führen kann, dass der Knoten oder das Modul nicht mit einer Reihe von Anweisungen übereinstimmt LVS-Bifurkationspunkt- und Knotenmodul-Berichte mit spezifischem Bifurkationspunkt-Matching oder nicht. Mit ihr stimmt daher die Anzahl der Knoten nicht überein oder das Modul kann sich von der Anzahl der Verzweigungspunkte unterscheiden.



(4) Fehlerberichtausgabe

Nach dem LVS-Vergleich erstellt Dracula eine Berichtsdatei, die alle Differenzinformationen enthält. Der Bericht enthält den entsprechenden Knoten aus Informationen, Schemata und Layout jeder übereinstimmenden und nicht übereinstimmenden Gerätenummer, Unterschiedsinformationsliste (einschließlich Knotenname und zugehöriger Informationen und Gerät) sowie Schaltplan und Layout, wobei keine Übereinstimmung zwischen dem Namen besteht der Geräteliste.


Gemäß den Hinweisen des Fehlerberichts sind die Schritte zum Ändern des Layouts wie folgt:


(a) Machen Sie das Layout und den I / O-Pin der Schaltkreiskarte einzeln.

(b) Um sicherzustellen, dass die Anzahl der Geräte mit dem Layout des Schaltplans übereinstimmt, ist es sehr wichtig, die Position der Verzweigungspunkte zu finden und entsprechende Änderungen entsprechend der Differenzinformationen im Bericht vorzunehmen.

(c) Aktualisieren von GDS II, Kompilieren von Regeldateien und Verifizieren von LVS;

(d) Wiederholen Sie die Schritte (b) und (c), bis das Layout genau dem Schaltplan entspricht.


Im Folgenden ist eine Liste von Informationen Unterschied Fehler im Bericht Beispiel, die Liste der Schaltung Prinzip Diagramm der Informationen, das Recht für die Layout-Informationen, wurden zwei Punkte der Unterschied aufgelistet, Informationen über die erste Differenz Informationen für Tracking-Knoten nicht übereinstimmen diejenigen der 4, zweiten Differenzinformationen zum Verfolgen des Knotens 8 das Ergebnis, entsprechend der Information, zeichnen das Verbindungsdiagramm und das Layout, wie in 4 gezeigt, durch die Analyse der zwei verschiedenen Informationen, die den gleichen Fehler beschreiben, folgen einfach aus anderen Knoten, sein Zweck ist es, den Entwicklern zu helfen, den Hauptfehler leicht zu finden, so in der Analyse der Fehler beachten Sie, dass der Knoten nicht im Bericht aufgeführt ist falsch, aber diese Knoten sind mit einer bestimmten Verzweigung, der Designer durch die Analyse zugeordnet der relevanten Knoteninformationen wird nicht schwierig sein, einen Gabelungspunkt zu finden.

4.png

5.png

Im IC-Design-Prozess kann mithilfe von LVS Dracula-Verifikationswerkzeugen die Konsistenzprüfung des Layouts schnell und präzise durchgeführt werden. Das Prinzipdiagramm des Werkzeugs kann in zwei verschiedene Darstellungen eines beliebigen Designs unterteilt werden und einen klaren Bericht für die weitere Analyse und Fertigstellung erstellen der Layout-Änderungen in guten Designern, reduzieren Sie den Design-Prozess wiederholt, und damit deutlich reduziert die Design-Kosten, die Zuverlässigkeit des Designs zu verbessern.