Startseite > Nachrichten > Inhalt

Kontaktiere uns

Hinzufügen: Block 5, Fuqiang Technology Park, Zhugushi Straße, Wulian, Longgang 518116

Mob: + 86-13510459036

E-Mail: info@panadisplay.com

Einige Erfahrungen der Komprimierung der Domain
Jan 15, 2018

1. die rationale Verteilung des Raumes durch die Gesamtsituation

AX5318 ist ein CMOS-Rechner-Chip, einschließlich vier Operationen, Root-Speicher-Betrieb, Überlauf-Display, automatische Abschaltung, kann 1,5 V Batterien verwenden, und kann LCD direkt fahren. Der Kunde muss auf der Basis des Originalprodukts AX5315 komprimiert werden, da AX5315 eine 3V-Stromversorgung verwendet. Daher ist es notwendig, die Spannungsverdopplungsschaltung im ursprünglichen AX5315 zu erhöhen. Basierend auf der ursprünglichen AX5315-Layoutanalyse kann ein zufälliges Logikblockdiagramm der ursprünglichen Position von A auf der Karte in der oberen rechten Ecke angezeigt werden. Die Eingangs- und Ausgangssignale befinden sich jedoch am häufigsten in der oberen linken Ecke der Karte und die Domänengröße für diesen zufälligen Logikblock A ist die Form und die Spannungsverdopplungsschaltung sehr ähnlich; zur gleichen Zeit, die ursprüngliche Karte unter der Richtung der Verbindung ist komplexer, klarer über die Richtung der Verbindung, so kann als das Layout von Abbildung 1 genommen werden, die ursprüngliche zufällige Block Logik A mit ähnlicher Form nach oben bewegt Verdopplungsschaltung; und der Zufallslogikblock A formt die Verarbeitung zu einem dünnen Streifen in das Gebiet, um die Komprimierung aufzuheben. Dies macht die Verbindung des ursprünglichen Graphen vernünftiger und nutzt den Raum effektiv aus. Gemäß diesem Schema wird der Bereich des Layouts um 12,1% reduziert, und das Ziel beträgt 8% der ursprünglichen Anforderung.

1.png

2. Finden Sie zuerst die Stromleitung und das Erdungskabel und dann komprimieren Sie

Im Allgemeinen wird die Komprimierung des Layouts von mehreren Personen durchgeführt. Nach dem Festlegen des Layoutplans wird das gesamte Layout in mehrere Teile unterteilt und der letzte Teil wird aggregiert. Wenn die Stromleitung und das Erdungskabel nicht im Voraus gefunden werden, werden alle Verbindungen gleich behandelt, und die Leistung des Chips wird beeinträchtigt. Da der Strom, der durch die Stromleitung und die Masseleitung fließt, groß ist, sollte er grob gezeichnet werden als die allgemeine Signalleitung. Zweitens kann die allgemeine Signalleitung durch POLY verbunden werden, während die Stromleitung und das Erdungskabel nur durch Metall verbunden werden können, und eine POLY-Verbindung ist nicht erlaubt. Wenn die Änderungen in der Zusammenfassung vorgenommen werden, ist es sehr schwierig, weniger Speicherplatz zu verwenden. Daher sollten wir vor der Komprimierung zuerst die Stromleitung und die Erdungsleitung bestätigen und werden nicht mehr Umwege unternehmen, und können das doppelte Ergebnis mit der halben Anstrengung erreichen.


3 . DRC Inspektionsregeln müssen sorgfältig geschrieben werden

Die DRC-Regel ist eine Regel, mit der geprüft wird, ob das Layout der Layoutdaten den Anforderungen des Prozesses entspricht. DRC-Regeln zu schreiben bedeutet nicht nur, die technologischen Anforderungen zu erfüllen, sondern auch die Fehler zu berücksichtigen, die beim Zeichnen auftreten können. Eine gute DRC-Regel kann alle versteckten Fehler im Publishing-Map-Design überprüfen und das Layout-Design zuverlässig und zuverlässig machen. DRC Regeln müssen beachtet werden.


1) Machen Sie die genaue Bedeutung jedes Befehls in der DRC-Regeldatei klar, insbesondere für verschiedene Werkzeuge, die gleiche Befehlsreihenfolge kann unterschiedlich sein, und die Anzahl kann auch unterschiedlich sein. Zum Beispiel müssen wir in DRACULAR den Abstand zwischen POLY-Layern im EXT überprüfen. Wir brauchen nur einen EXT-Befehl, wie zum Beispiel Formel 1, während wir in DIVA zwei Befehle SEP und NOTCH brauchen, um den gleichen Zweck zu erreichen, wie zum Beispiel Formel (2).

2.png

In Form (2) wird SEP verwendet, um den Abstand zu prüfen, wie in 2 gezeigt, und NOTCH wird verwendet, um den Abstand zu prüfen, wie in 3 gezeigt. Für 4 ist es möglich, den Abstand zwischen verschiedenen Grafikschichten zu prüfen ( POLY und METAL) mit nur einem SEP-Befehl. Wenn Sie die korrekte Verwendung der einzelnen Befehle nicht genau verstehen, ist es leicht, Fehler zu machen und zu den schwerwiegenden Konsequenzen des Layoutfehlers zu führen. Verglichen mit den beiden Werkzeugen von DRACULAR und DIVA verfügt der DRACULA-Befehl über eine breite Palette von Befehlen, und Befehle werden einfach und universell geschrieben. Es wird empfohlen, es als bevorzugtes Werkzeug zum Schreiben von DRC-Regeln zu verwenden.

3.png

4.png

2) die Regeln zur Erfüllung der Anforderungen des Prozesses sollten sorgfältig geschrieben werden, und einige Fehler, die leicht im Layout des Designs gemacht werden können, wie (alle in Form von DIVA), sollten berücksichtigt werden.

5.png


Mit einem Wort, es ist nicht einfach, eine gute DRC-Datei zu schreiben. Es muss mit dem Prozess und der Ansammlung von Erfahrung sehr vertraut sein.


4. LVL-Untersuchung

Da die Komprimierung des Layouts die Spannungsverdopplungsschaltung erhöht, kann das Layout des AX5315 mit LVL nicht einfach überprüft werden. Da der Chip gleichzeitig einen ROM-Bereich enthält, kann er keine Schemas zeichnen und LVS-Inspektionen durchführen, so dass das Verifizierungsproblem von AX5318 schwieriger ist. Nach wiederholten Diskussionen über verschiedene Methoden, schließlich mit der folgenden Methode, erstens, um eine Spannungsverdoppelung Schaltung Layout der LVS-Prüfung, um sicherzustellen, die richtige; dann keine Daten in der AX5315-Domäne, und definieren Sie dann einige neue Verbindungsschicht und das Verbindungsloch, die Eingangs- und Ausgangsspannungsverdoppelungsschaltung mit der richtigen Stelle in AX5315 verbunden. Dies gibt das Referenzlayout für die LVL-Prüfung. Da das ursprüngliche AX5315-Layout korrekt ist und die Spannungsverdoppelungsschaltung LVS-Prüfung ist richtig, wenn also der Fehler nur in mehreren Spannungsschaltung, der Ausgangsanschluss des Eingangs auf der Linie möglich ist, wurde die Fehlerrate stark reduziert; Gleichzeitig nehmen unterschiedliche Daten, die von verschiedenen Leuten behandelt werden, zu der Wahrscheinlichkeit auf, dass solche unterschiedlichen Designer den gleichen Fehler weniger machen. Die konkrete Realisierungsmethode einer solchen Überprüfungsidee ist wie folgt:


Definieren Sie die neue Ebene:

LVL -CUT

Die Schnittschicht, die für die LVL-Inspektion verwendet wird, wird zum Abschneiden der Daten verwendet, die nicht benötigt werden

LVL-ROUT

Die Verbindungsschicht, die für die LVL-Prüfung verwendet wird, wird für die Schnittstellenverbindung verwendet

LVL -CON

Die LVL prüft die Porenebene auf die Verbindung zwischen der LVL-ROUT-Schicht und den AX5315-Daten und definiert die drei Schichten der Verbindung (DRACULAR-Format) in der LVL-Regeldatei:

6.png

7.png

Durch die LVL-CON-Verbindung wird die LVL-ROUT- und METAL-, POLY-, NDIFF-, PDIFF-Schicht im Layout wiedergegeben, wie in Abbildung 5 dargestellt

8.png