Startseite > Nachrichten > Inhalt

Kontaktiere uns

Hinzufügen: Block 5, Fuqiang Technology Park, Zhugushi Straße, Wulian, Longgang 518116

Mob: + 86-13510459036

E-Mail: info@panadisplay.com

Forschung zum Design des strahlungsgehärteten Layouts für integrierte Schaltungen in Si-Technologie
Jan 16, 2018

1. Übersicht

Mit der kontinuierlichen Vertiefung der menschlichen Erforschung des Universums wurden immer mehr elektronische Geräte im Bereich der Luft- und Raumfahrt eingesetzt. Die Existenz großer Mengen von hochenergetischen Protonen, Neutronen, Alphateilchen und schweren Ionen in der Weltraumumgebung wird sich auf Halbleitervorrichtungen in den elektronischen Vorrichtungen auswirken und dann ernstlich die Zuverlässigkeit und Lebensdauer von Raumfahrzeugen bedrohen. Um den Erfordernissen der expandierenden Luft- und Raumfahrt gerecht zu werden und die Zuverlässigkeit und Stabilität von Halbleiterbauelementen in der Strahlungsumgebung zu verbessern, ist daher die Erforschung der Strahlungseffekte von Halbleiterbauelementen und die Verstärkung von Strahlungseffekten zum Forschungsschwerpunkt im Weltraum geworden Anwendungen.


Gegenwärtig ist der Bulk-Silizium-CMOS-Prozess als die gängige Technologie von Halbleiterbauelementen in tiefe Submikrometer und sogar weniger als 100 nm eingedrungen. Die Anwendung der integrierten Halbleiterschaltung, die aus diesem Verfahren hergestellt wird, wird durch die Wirkung des Gesamtdosis-Effekts und die Wirkung des Einzelpartikel-Effekts auf die Strahlung beeinflusst. Der Einfluss von Strahlungseffekten auf integrierte Halbleiterschaltungen ist durch Schwellspannungsdrift, Strom und dynamischen Stromanstieg und Logikfunktionsfehler gekennzeichnet. Daher können herkömmliche Vorrichtungen und Schaltungsentwurfsmethoden die Anforderungen von Raumfahrt- und Militäranwendungen nicht länger erfüllen, und eine spezielle strahlungsgehärtete Entwurfstechnologie wird benötigt.


2. Analyse der Strahlenwirkung

2.1 Auswirkung der Gesamtdosiswirkung auf die Geräte

2.11 Wirkung des Gesamtdosis-Effekts auf die Oxidschicht des Vorrichtungsgates

Ob Silizium-Gate- oder Metall-Gate-Bauelement, es gibt eine 50 ~ 200 nm SiO 2 -Schicht zwischen dem Gate und dem Substrat. Unter der Strahlungsbedingung erfolgt die Akkumulation positiver Ladungen an der SiO 2 / Si-Grenzfläche. Solch eine positive Ladungsakkumulation wird zu einer Drift der Schwellenspannung der Vorrichtung führen, die schließlich die Leistungsfähigkeit der Vorrichtung beeinflussen wird. Die Änderung der Schwellenspannung, die der Anzahl der durch Strahlung eingefangenen Kavitation entspricht, kann ausgedrückt werden als:

1.png

Formel: BH ist der Anteil der festen positiven Ladung der Dichte des Kavitationskörpers, die nach der Abscheidung des Oxids eingefangen wird. Der Parameter h 1 ist der Abstand von der Si / SiO 2 -Schnittstelle zum Oxid, und das in diesem Abstand eingefangene Loch kann elektronisch mit dem in das Gate eindringenden Substrat kombiniert werden. Nur wenn die Oxiddicke weniger als 2 × h 1 (6 nm) beträgt, kann keine signifikante Lochaufnahme beobachtet werden.


1 zeigt die allmähliche Drift der IV-Kennlinie der typischen NMOS- und PMOS-Röhren mit dem Anstieg der gesamten ionisierenden Strahlungsdosis. Die X-Achse in dem Diagramm ist die Gate-Spannung VG und die Y-Achse ist der Drain-Strom ID. 0 ist die IV-Kennlinie der Vorrichtung vor der Bestrahlung; 1, 2, 3 und 4 zeigen die IV-Kennlinie der Vorrichtung unter verschiedenen Bestrahlungsdosen. Mit zunehmender Zeit erhöht sich die gesamte Ionisationsdosis und die Drift der Schwellenspannung steigt an. Wenn die positive Spannung des Gates für die NMOS-Röhre größer als die Schwellenspannung ist, beginnt der Transistor zu passieren. Bei PMOS-Transistoren sind die Transistoren verbunden, wenn die negative Spannung des Gates kleiner als die Schwellenspannung ist. Gemäß Fig. 1 (a) driftet die Schwellenspannung in der negativen Richtung mit dem Anstieg der gesamten Ionisierungsdosis der NMOS-Röhre, was eine Abnahme der Schwellenspannung zeigt. Die Transistoren, die abgeschaltet werden sollten, sollten eingeschaltet werden und die Transistoren, die eingeschaltet sein müssen, müssen am Ende der Zeit stoppen. In ähnlicher Weise nimmt gemäß Fig. 1 (b) die PMOS-Röhre mit der Zunahme der gesamten Ionisierungsdosis zu und die Schwellenspannung verschiebt sich in die negative Richtung, was eine Zunahme der Schwellenspannung zeigt. Die Transistoren, die geführt werden sollen, sind ausgeschaltet, und die Transistoren, die abgeschaltet werden müssen, müssen leitfähig sein. Gemäß der Formel (1) ist die Schwellenspannungsdrift der NMOS-Röhre und der PMOS-Röhre ungefähr proportional zu dem Quadrat der Dicke der Oxidschicht der Gateoxidschicht.


Glücklicherweise verringert sich mit der Verringerung der kritischen Größe des Prozesses die Dicke der Oxidschicht der Vorrichtung, und die Drift der IV-Eigenschaft der Vorrichtung wird verringert. Nach Eintritt in 0,18 Mikron m ist die Dicke des Gate-Oxids niedriger als 12 NM, und die durch Strahlung verursachte Schwellenspannungsdrift ist signifikant verringert oder sogar verschwunden. Der Einfluss des Mechanismus auf das Gerät kann im Schaltungsdesign ignoriert werden.

2.png

2.12 Leckage-Leckage durch Totaldosis-Effekt

Der Selbstausrichtungsprozeß der NMOS-Röhre, das Polysiliciumgate ist auf der dünnen Oxidschicht abgelagert, die durch den aktiven Bereich gebildet wird, wird nicht durch die Source / Drain in Polysilizium, den Herstellungsprozeß der Schaltung hoher Konzentration, sondern durch das Vorhandensein des Polysiliciumgate- und Gateoxidsauerstoffübergangszone erzeugten den Randparasitärtransistor, wobei der parasitäre Transistor sehr empfindlich auf den Gesamtdosiseffekt reagiert. Unter der Strahlungsbedingung wird die positive Ladung, die an der Kante des SiO & sub2; -Feldes akkumuliert ist, das Lecken des Randparasitärtransistors verursachen. Mit der Zunahme der Strahlungsdosis steigt auch der Leckstrom des Randparasitärtransistors schnell an. Wenn der Leckstrom auf den Strom im offenen Zustand des intrinsischen Transistors ansteigt, wird der Transistor dauerhaft geöffnet, was zu einem Gerätefehler führt. Fig. 2 (a) ist ein schematisches Diagramm der oberen Oberfläche des Leckmechanismus, und Fig. 2 (b) ist ein schematisches Diagramm des Leckmechanismusabschnitts.

3.png

4.png



Die Feldoxidschicht ist ursprünglich zwischen benachbarten MOS-Röhren isoliert. Aufgrund des Gesamtdosis-Effekts wird das Elektron-Loch-Paar jedoch in Anwesenheit von Sauerstoff ionisiert, und der durch das Loch auf der SiO & sub2; -Seite des Si / SiO & sub2; -Systems angesammelte Grenzflächenzustand wird das Feld-Sauerstoffatom nach unten und nach unten formen lassen einen elektronischen Leckpfad bilden. Der Leckstrommotor ist in Fig. 3 gezeigt. Der Leckpfad, der durch das Inverse des Feldsauerstoffs gebildet wird, kann sich bis zur benachbarten MOS-Röhrenquelle / Leckzone erstrecken, was den statischen Leckstrom von VDD auf VSS erhöht.

5.png

2.2 Auswirkung des Einzelpartikel-Flip-Effekts auf Geräte

Der Einzelpartikel-Flip-Effekt tritt in einer sequentiellen Schaltung auf, die die Speicherstruktur enthält. Wir betrachten das Latch als Beispiel, um den Mechanismus des Einzelpartikel-Flip-Effekts zu erklären. Fig. 4 ist eine einfache Verriegelungsstruktur. Wenn der Ausgangsknoten einem einzelnen Teilcheneinfall ausgesetzt wird, um einen "Trichtereffekt" zu bilden, wird eine große Ladungsmenge erzeugt, wie in 5 gezeigt. Unter der Wirkung des elektrischen Feldes driftet die durch die Ionisation erzeugte Ladung hinein die Vorrichtung, die letztendlich den Zustand der Verriegelung beeinflusst.

6.png

Wenn die gespeicherten Daten "0" sind, ist die NMOS-Röhre auf dem Boden. An diesem Punkt ist das Leckende der PMOS-Röhre in dem Sperrvorspannungszustand, wobei der PN-Übergang durch die N-Wanne gebildet wird, und die Richtung des aufgebauten elektrischen Feldes wird von der N-Wanne zu dem PMOS-Leckende gerichtet. Wenn das Leckende von PMOS durch ein einzelnes Partikel einfällt, werden viele Elektron-Loch-Paare ionisiert. Unter der Wirkung des elektrischen Feldes driften eine große Anzahl von Löchern zum undichten Ende des PMOS, und die Elektronen driften zur N-Falle. Wenn die Anzahl der positiven Ladungen zu dem PMOS-Leakage-Ende einer bestimmten Größe driftet, ändert sich der Zustand des ursprünglichen Speichers "0" und es wird zu dem Speicher "1" gewechselt. Das Prinzip ist in 6 (a) gezeigt. Ähnlich, wenn die gespeicherten Daten "1" sind, ist die PMOS-Röhre an der Stromversorgung. Zu dieser Zeit befindet sich das Leckende der NMOS-Röhre in dem umgekehrten Vorspannungszustand, wobei der PN-Übergang durch das P-Substrat gebildet ist, und die Richtung des aufgebauten elektrischen Felds wird von dem Leckageende der NMOS-Röhre zu dem P-Substrat. Wenn das Leckende des NMOS durch ein einzelnes Teilchen einfällt, werden viele Elektronenlochpaare ionisiert. Unter der Einwirkung des elektrischen Feldes driften eine große Anzahl von Elektronen zum undichten Ende des NMOS, während die Kavitation zum P-Substrat driftet. Wenn die Anzahl negativer Ladungsdrifts zu NMOS ein bestimmtes Niveau erreicht, ändert sie den ursprünglichen Speicherzustand von "1" und ändert diesen auf "0", was in 6 (b) gezeigt ist.

7.png

Aus der obigen Analyse ist es nicht schwierig festzustellen, dass der Einzelereignis-Störungseffekt auf das Vorhandensein eines umgekehrten PN-Übergangs in der CMOS-Schaltungsstruktur zurückzuführen ist, und die Drift der elektrischen Ladung wird durch das eingebaute elektrische Feld realisiert. was den ursprünglichen logischen Zustand betrifft.