Startseite > Nachrichten > Inhalt

Kontaktiere uns

Hinzufügen: Block 5, Fuqiang Technology Park, Zhugushi Straße, Wulian, Longgang 518116

Mob: + 86-13510459036

E-Mail: info@panadisplay.com

Layout-Design von IC-Layout
Dec 29, 2017

1. Korrekte Anpassung der Einheit

Die Einheitenkonfiguration bezieht sich normalerweise auf die Anordnung und Richtung der Gate- und Transistorpegelelemente. Es beinhaltet die Bestimmung der spezifischen Form der Einheit und die Auswahl des Azimuts der Einheit. Für MOSIC ist es bedeutungslos, die Leistung einer einzelnen Einheit unabhängig zu bewerten. Wir müssen analysieren, ob die Konfiguration jeder Zelle von dem gesamten Gesichtspunkt aus geeignet ist, um die tatsächlich belegte Fläche jeder Schaltung zu reduzieren. Die Produktionspraxis zeigt, dass, wenn die Chipfläche um 10% reduziert wird, jedes große runde Stück auf dem Wafer ist.

Die Kernproduktrate kann um 15% bis 20% erhöht werden. Um die Chipfläche zu verringern, sollte in der Parallel- oder Gatterschaltung weniger Reihenschaltung NAND-Gatterform verwendet werden. In der graphischen Struktur ist die Kamm- oder Hufeisenform des großen Spannweitenkanals besser, die Fläche des Chips ist klein und das Streifenmuster sollte für den kleinen Spannweitenkatheter verwendet werden. Für eine Laströhre, die als ein großer Widerstand verwendet wird, können die Länge und die Breite des Kanals in geeigneter Weise relaxiert werden.


2. Die Verkabelung sollte angemessen sein

Die Verdrahtung basiert auf der Verbindung der Schaltung, um die Einheiten und die entsprechenden Schweißpunkte mit den Drähten zu verbinden. Mit der Verbesserung der Integration wird die Verdrahtung innerhalb des Chips immer komplexer. Die Gesamtfläche, die von der Schaltung belegt wird, ist üblicherweise ein Vielfaches der Gesamtfläche des Chips. Daher ist die RC-Zeitkonstante der Verdrahtung der Hauptbegrenzungsfaktor der Arbeitsgeschwindigkeit der Schaltung. In der Silizium-Gate-MOSIC ist die Hauptverdrahtung der Metalldraht und die polykristalline Siliziumleitung, so dass sie oft als eine Art von Draht verwendet wird.

Verdrahtung in einer horizontalen Richtung und Verdrahtung in der anderen als eine vertikale Richtung. Fig. 3 ist eine Skizze der MOS-Schaltungsverdrahtung. Ferndrähte, Polysilizium und Diffusionsbereiche werden im Allgemeinen nur für Kurzstreckenverbindungen verwendet. Um die parasitäre Kapazität zu verringern, ist die Länge des Polysiliziums unter dem Metallfilm so kurz wie möglich, wenn das Polysilizium den Draht durchdringt. Die Verringerung der Länge der Verdrahtung, insbesondere zur Verringerung der Länge des Drahtes, ist ein wichtiges Zeichen für die Eignung der Verdrahtung. Für die Verkabelung, die gegenseitige Übersprechungen verhindert, achten Sie darauf, nicht zu laufen und nicht zuverlässig und parallel zu sein.

2.png

Power-Line-und Ground Line ist die beiden fast die gesamte globale Position jeder Chip führen, ihre elektrischen Eigenschaften und Sicherheit Routing-Ergebnisse werden einen direkten Einfluss auf den Chip, in der Regel aus Metalldraht, Metall-Silizid-Film in der tiefen Submikron-Technologie, VLSI verwendet Layout-Design in Power-Liniendesign ist sehr wichtig, sie sind die komplexesten Verdrahtung führen. Da der Strom des gesamten Chips durch das Kabel der Stromversorgung Draht fließt, wenn das Metall eingeführt wird.

Linientechnik zu breit, wird eine große Fläche des Chips besetzen, wenn der Metalldraht zu eng ist, erhöht der Spannungsabfall Leitungswiderstand, um die normale Arbeit der Schaltung zu beeinflussen, Elektromigrationsraten können zu einem vorzeitigen Ausfall der Stromversorgung führen ; Während andere sie mit dem gleichen Chip, einem Transistor zum lokalen Layout führen, brauchen sie auch in der Eingangsschutzschaltung und den Ausgangspads um die Treiberschaltung herum. Es ist normalerweise erforderlich, dass die Breite des Erdungskabels der Stromversorgung viel größer als die Breite der Signalleitung ist. Um die elektrischen Leistungsanforderungen zu erfüllen, müssen die Stromversorgung und das Masseleitungsnetzwerk so weit wie möglich auf der gleichen Metallschicht angeordnet sein. Die Verdrahtung auf der einlagigen Metallschicht muss die Anforderung erfüllen, dass keine Querebene erforderlich ist.

Abbildung 4 zeigt eine Netzwerk-Chip-Verkabelung der Stromleitung und des Erdungskabels.

3.png

3. IC-Layoutverifizierung

Der IC-Layout-Editor verwendet normalerweise hierarchisches Design, auf allen Ebenen ist es im Allgemeinen erforderlich, das Layout zu überprüfen, zuerst einfach und später komplex, zuerst auf niedriger Ebene und dann auf hoher Ebene. Die IC-Layout-Validierung beinhaltet:

1. geometrische Größenregelprüfung (DRC);

2. elektrische Regelprüfung (ERC);

3. Extraktion von Komponenten und deren Verbindungen (NE);

4. die Konsistenzprüfung des Layouts und Schaltplans (LVS).

Die übliche Reihenfolge der Validierung lautet: DRC a ERC a NE a LVS. Karte Bearbeitungsmodul und Layout Verification Modul neun Tage EDA-System ist interaktiv, kann DRC, in der ZeniLE-Umgebung namens ZeniVERI Verifikationsmodul ERC, NE Online-Prüfung, die spezifische Operation ist: in ZLE, öffnen Sie das Menü Verify-Layout Verification Formulareingabe, kompiliert DRC, ERC und NE, um die Befehlsdatei zu überprüfen. Im

Zeilen-Layout-Verifizierung, und dann durch das Show-Fehler-Formular, können wir einige DRC- und ERC-Fehler im aktuellen Layout sehen. Diese Fehler können im Text oder im Grafikeditor angezeigt werden. Wenn das gesamte Layout fertig ist, nachdem DRC und ERC korrekt überprüft wurden, müssen wir die Konsistenz des Layouts und des Schaltplans überprüfen und das Netzwerkdiagramm des Schaltplans mit der Netzliste des Layouts vergleichen. Die LVS-Validierung kann entweder im Fensterfenster des LVS-Dialogfelds oder in der Befehlszeile durchgeführt werden.


4. MCA0133-Chip-Layout-Design

MCA0133 ist ein kontaktloser Detektor-Chip, der Chip-Schaltung Prinzip Diagramm Design, mit 3um Aluminium-Gate CMOS Wuxi Shanghua Microelectronics Manufacturing Co. Ltd. ein gut P-Prozess Design-Regeln, folgen Sie dem Layout, Gerätekonfiguration und Verkabelung Anforderungen für volle benutzerdefinierte Layout-Design in neun Tagen im EDA-System, und DRC ERC, NE und VLS Verifikation, zeigt Abbildung 5 das Layout des Chips, die Chipfläche ist 1.35mmx1.53mm.

4.jpg

Die Entwicklung eines auf der C ++ - Technologie basierenden Entwurfs- und Managementsystems für Spinnprozesse ist eine fortschrittliche Strategie, die die Sicherheit, Stabilität, Zuverlässigkeit und Vertraulichkeit der Daten des Systems gewährleistet. Es spiegelt den neuesten Technologietrend wider und eignet sich für die zukünftige Technologieentwicklung. Um die Datensicherheit des Systems zu gewährleisten, sollte bei der Entwicklung die Verbindung zwischen der Datenbank und dem anderen durch den Programmcode des Moduls kontrolliert werden, um das Fehlschlagen der manuellen Modifikation des Benutzers zu vermeiden, was zu einem Versagen der logischen Beziehung führt System. Als wichtiges Modul des Spinnprozess-Design- und Managementsystems sollte die Entwicklung des Getriebebau-Moduls realisiert werden.

(1) Bereitstellen einer bedienbaren Schnittstelle zum Anzeigen, Aufzeichnen von menschlichen Daten und Erzeugen von Datentabellen

(2) automatisches Parsen der Formelzeichenfolge für den Benutzer.

(3) Der Datenstrukturcontainer wird verwendet, um die demontierten Zahnradspezifikationen zu speichern.

(4) kombinierte Berechnung der Zahnradanpassung.